Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Development tracing extensions on RISC-V cores specialized for HPC and sparse workload |
|---|---|
| Titolo del progetto di ricerca in inglese | Development tracing extensions on RISC-V cores specialized for HPC and sparse workload |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Computer engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | La proposta di ricerca mira a progettare e sviluppare soluzioni di debug innovative per i moderni SoC basati su RISC-V. Questo progetto si concentrerà sullo sviluppo di un’implementazione RTL di un Efficient Trace Encoder basato sulla Specifica di Traccia RISC-V. L'obiettivo principale è migliorare le capacità di debug all'interno dei SoC RISC-V facilitando la raccolta e l'analisi di tracce di istruzioni in modo accurato ed efficiente. La ricerca comprenderà la co-progettazione dell'hardware del codificatore di tracce, l'aderenza alla Specifica di Traccia RISC-V, la progettazione del modulo decoder software e l'integrazione e il collaudo su un sistema RISC-V end-to-end emulato su FPGA. L’attività di ricerca è in linea con i progetti europei Graph-Massivizer ed EUPEX. |
| Descrizione sintetica in inglese | The research proposal aims to design and develop novel debugging solutions for modern RISC-V-based SoCs. This project will focus on the development of a Register Transfer Level (RTL) implementation of an efficient trace encoder based on the RISC-V Trace Specification. The primary goal is to enhance debugging capabilities within RISC-V SoCs by facilitating accurate and efficient instruction trace collection and analysis. The research will involve the co-design of the trace encoder hardware, adherence to the RISC-V Trace Specification, the design of the software decoder module, and the integration and testing of an end-to-end RISC-V system emulated on FPGA. The research activity is inline with the EU project Graph-Massivizer ed EUPEX. |
| Data del bando | 12/12/2024 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://bandi.unibo.it/ricerca/assegni-ricerca |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://bandi.unibo.it/ricerca/assegni-ricerca |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://bandi.unibo.it/ricerca/assegni-ricerca |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - DIPARTIMENTO DI INGEGNERIA DELL'ENERGIA ELETTRICA E DELL'INFORMAZIONE "GUGLIELMO MARCONI" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| barbara.diplacido@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | HE |
|---|
| Data di scadenza del bando | 20/01/2025 - alle ore 23:59 |
|---|---|
| Come candidarsi | Other |