Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | “Progetto di oscillatore ad alta efficienza e sintetizzatore di frequenza con filtro digitale in tecnologia CMOS ultrascalata, per applicazioni alle comunicazioni wireless” |
|---|---|
| Titolo del progetto di ricerca in inglese | Design of a high-efficiency VCO and a digitally-intensive frequency synthesizer in scaled CMOS technology for wireless applications |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | Obiettivo del programma di ricerca, è la realizzazione fino al livello di layout di un sintetizzatore di frequenza per applicazioni alle comunicazioni wireless di tipo “digitally intensive”. Con tale termine si indica un sintetizzatore del tipo anello ad aggancio di fase (PLL) che utilizza un filtro digitale. Il vantaggio è dato dalla flessibilità assicurata dal filtro digitale e dalla ridotta area occupata dal filtro stesso. Si intende realizzare un sistema ad alta efficienza, ossia che garantisca un buon compromesso tra rumore integrato e potenza dissipata. Un blocco chiave, per raggiungere questo obiettivo, è l’oscillatore controllato in tensione. La frequenza di operazione sarà nel range 3-4 GHz, e la tecnologia utilizzata dovrebbe essere una CMOS da 65nm. |
| Descrizione sintetica in inglese | The target of the present research program is the implementation, up to the layout level, of a “digitally intensive” frequency synthesizer for wireless applications. This class of synthesizers features the phase-locked loop (PLL) topology with a digital filter in place of an analog one. The advantages are a reduced loop filter area, and great flexibility. The main metric of this PLL will be integrated-phase-noise/power-consumption product. A key building block is the voltage-controlled oscillator (VCO), which often dissipates almost half of the PLL power. The output frequency will be in the range 3-4 GHz, while the technology employed will be a 65nm CMOS. |
| Data del bando | 09/07/2015 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
AFRICA OCEANIA EUROPE NORTH AMERICA SOUTH AMERICA ASIA OTHER |
| Nazionalità dei candidati |
OCEANIA AFRICA EUROPE NORTH AMERICA SOUTH AMERICA ASIA OTHER |
| Sito web del bando | http://www.polimi.it/lavora-con-noi/collaborazioni-di-ricerca/assegnidiricerca/ |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Processo di selezione in italiano (breve descrizione) | Per partecipare alla selezione, si prega di leggere il bando disponibile sul sito web: http://www.polimi.it/lavora-con-noi/collaborazioni-di-ricerca/assegnidiricerca/ |
| Processo di selezione in inglese (breve descrizione) | In order to participate in the selection, please read the notice of selection (“bando”) available at the following website: http://www.polimi.it/lavora-con-noi/collaborazioni-di-ricerca/assegnidiricerca/ |
| Nome dell'Ente finanziatore | DEIB Politecnico di Milano |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | MILANO |
| Sito web | http://www.deib.polimi.it |
| assegniricerca@polimi.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 12/10/2015 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |