Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Near Threshold Coarse-grain Reconfigurable Array design |
|---|---|
| Titolo del progetto di ricerca in inglese | Near Threshold Coarse-grain Reconfigurable Array design |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | L'obiettivo è quello di sviluppare concetti di micro-architettura legati ad efficienza energetica e problematiche termiche in architetture multi-core eterogenee a bassissimo consumo di potenza accelerate da coarse-grain reconfigurable arrays (CGRAs). Il lavoro dovrà mirare ad aumentare la potenza che un chip può dissipare senza violare una temperatura massima di set-point con una configurazione di raffreddamento dato. L’obiettivo verrà ottenuto trovando una soluzione ottima che consideri il posizionamento degli elementi computazionali del CGRA, l’interleaving di memorie, collegamenti di comunicazione, interfacce di input-output, in aggiunta al supporto hardware di controllo a grana fine e dinamico dei modi di funzionamento alla capacità di introspezione hardware e politiche di allocazione software. |
| Descrizione sintetica in inglese | The goal is to develop micro-architectural and macro-architectural concepts related to energy efficiency and thermal awareness in near threshold multi-core heterogeneous platforms accelerated by coarse-grain reconfigurable arrays (CGRAs). The work should aim at increasing the power that a chip can dissipate without violating a maximum temperature set-point with a given cooling setup. This results will be obtained by a mix of thermal aware core granularity selection, architectural hot spot avoidance, placement of CGRA computing elements, communication links, input-output interfaces, coupled with hardware support fine-grained and precise dynamic control of operating modes and distributed hardware introspection capability and software allocation policies. |
| Data del bando | 25/02/2016 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - DIPARTIMENTO DI INGEGNERIA DELL'ENERGIA ELETTRICA E DELL'INFORMAZIONE "GUGLIELMO MARCONI" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| a.villa@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | Fp7/Ideas-ERC |
|---|
| Data di scadenza del bando | 11/03/2016 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |