Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Un Ambiente Integrato per la Valutazione delle Functional Safety in Sistemi Embedded Complessi o su Singolo Chip |
|---|---|
| Titolo del progetto di ricerca in inglese | An integrated Framework for the Functional Safety Validation on Complex Embedded Systems and SOCs. |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | ING-INF/05 - SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI |
| Descrizione sintetica in italiano | La ricerca si propone di definire le funzionalità, cioè i modelli e gli algoritmi, da integrare in un simulatore logico a livello register-transfer (RTL) in modo da facilitare lo sviluppo e la verifica dei circuiti di protezione da aggiungere a un sistema per renderlo sicuro. Lo strumento CAD risultante da tale integrazione sarà indicato con il nome di Functional Safety Simulator. Durante questo progetto sarà realizzato un prototipo di tale tool andando a integrare le nuove funzionalità di cui sopra in un simulatore logico tradizionale preesistente, messo a disposizione dall'azienda partner, per poi dimostrare come queste funzionalità rendano efficace la progettazione e la verifica di elementi di protezione sia ai fornitori di hardware (ASIC, ASSP, FPGA) che ai fornitori di software per sistemi industriali. |
| Descrizione sintetica in inglese | The research aims at defining the functionality, that is, models and algorithms, to be integrated in a logic simulator at register-transfer level (RTL) so as to facilitate the development and verification of protection circuits to be added to a system to make it safe. The CAD resulting from this integration will be indicated by the name of Functional Safety Simulator. A prototype of this tool is going to integrate the new features mentioned above in an existing conventional logic simulator, made available by the partners, and then it is going to show how these features make effective design. Moreover, how they will implement elements of protection both to hardware vendors (ASIC, ASSP, FPGA) that software vendors for industrial systems. |
| Data del bando | 01/07/2016 |
| Numero di assegnazioni per anno | 1 |
| Stanziamento annuale (indicativo) | 24000 |
| E' richiesta mobilità internazionale? | no |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
EUROPE |
| Nazionalità dei candidati |
EUROPE |
| Sito web del bando | http://www.univr.it/documenti/Albo/allegatialbo/allegatialbo398682.pdf |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Il contratto prevede la copertura delle prestazioni sociali? | yes |
| Importo annuale | 19703 |
| Valuta | Euro |
| Comprende lo stipendio dell'assegnista | yes |
| Comprende vitto e spese di viaggio | no |
| Comprende il costo della ricerca | no |
| Massima durata dell'assegno (mesi) | 12 |
| Criteri di selezione in italiano (breve descrizione) |
a) Laurea Magistrale [conseguita ai sensi dell’art. 3, comma 1, lettera n), D.M. 22 ottobre 2004, n. 270], o Laurea Specialistica [conseguita ai sensi dell’art. 3, comma 1, lettera b), D.M. 3 novembre 1999, n. 509], o Diploma di Laurea [conseguito ai sensi degli ordinamenti didattici previgenti al D.M. 3 novembre 1999, n. 509, a conclusione di un corso di studi di durata non inferiore a quattro anni]; b) Essere disoccupato/a o inoccupato/a; c) Conoscenza della seguente lingua straniera: inglese; d) Conoscenza delle applicazioni informatiche più diffuse. |
| Processo di selezione in italiano (breve descrizione) | La selezione avverrà attraverso la valutazione dei titoli prodotti dai candidati e un colloquio. |
| Processo di selezione in inglese (breve descrizione) | The competition will be carried out by an evaluation of titles and examination by means of an interview. |
| Nome dell'Ente finanziatore | Università degli Studi di Verona - Dipartimento di Informatica |
|---|---|
| Tipologia dell'Ente | Academic |
| Paese dell'Ente | Italy |
| Città | Verona |
| Codice postale | 37129 |
| Indirizzo | Via dell'Artigliere, 8 |
| Sito web | http://www.univr.it/jsp/index.jsp |
| assegni.ricerca@ateneo.univr.it | |
| Telefono | +39 (0) 45 8028204 |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 21/07/2016 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |