Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Thermal-aware design of IO subsystem for many core architectures in ultra-scaled technology |
|---|---|
| Titolo del progetto di ricerca in inglese | Thermal-aware design of IO subsystem for many core architectures in ultra-scaled technology |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 01 - Scienze matematiche e informatiche |
| S.S.D | - |
| Descrizione sintetica in italiano | L'obiettivo è quello di sviluppare concetti di micro-architettura e macro-architettura legati ai vincoli termici in architetture multi-core. Ciò è in linea con l'obiettivo del progetto ERC MultiTherMan, cioè di sviluppare architetture con una migliore scalabilità in termini di thermal design power (TDP). Il lavoro sarà focalizzato sulla progettazione e floorplanning di un sottosistema di IO par archittture many-core thermal-aware in tecnologia super-scalata. Dipendentemente dal contesto applicativo (architettura ad elevata prestazioni o low power) le interfaccie di IO del sistema come ad esempio controllori per memorie DDR, LVDS, interfacce SPI, I2S, I2C verranno disegnate e inserite nel sistema. L’obiettivo è trovare una soluzione ottima che consideri il loro posizionamento 3D, l’interleaving con memorie e processori in aggiunta al supporto hardware di controllo a grana fine e dinamico dei modi di funzionamento alla capacità di introspezione hardware |
| Descrizione sintetica in inglese | The goal is to develop micro-architectural and macro-architectural concepts related to thermal awareness in multi-core architectures. This is in line with the goal of the ERC MultiTherMan project, i.e. to develop architectures with improved thermal design power (TDP) scalability. The work, in the context of the MultiThermMan project will develop a new generation of 3D-integrated, heterogeneous architectures which will minimize peak temperature for a given power consumption budget, while maintaining high performance. In particular this work will focus on the thermal-aware design and floorplanning of I/O components such as DDR memory controllers, PHYs, LVDS, SPI, I2C, I2S, depending on the application domain (high performance architecture, low-power architectures) with the goal of minimizing hot spots and improve the TDP scalability of the design. |
| Data del bando | 04/08/2016 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - DIPARTIMENTO DI INGEGNERIA DELL'ENERGIA ELETTRICA E DELL'INFORMAZIONE "GUGLIELMO MARCONI" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| a.villa@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | Fp7/Ideas-ERC |
|---|
| Data di scadenza del bando | 24/08/2016 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |