Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Simulazione di architetture 1S1R per array di memoria |
|---|---|
| Titolo del progetto di ricerca in inglese | Simulazione di architetture 1S1R per array di memoria |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | I calcogenuri Ovonici e a cambiamento di fase sono stati approfonditamente studiati negli ultimi dieci anni per sfruttarne le potenziali applicazioni ad array di memorie. Recentemente, memorie cross-point tridimensionali sono state presentate da importanti industrie di semiconduttori. L’aspetto più critico e più importante di questo tipo di memorie è rappresentato dalla corretta corrispondenza fra le proprietà di un selettore a due terminali e quelle del bit da esso controllato (architettura 1S1R). Fino ad oggi le simulazioni del selettore e del bit di memoria sono state condotte separatamente, sicché non è stato possibile valutarne l’influenza reciproca. Con questo progetto ci si propone di sviluppare uno strumento simulativo che consideri entrambi i componenti come parte di un unico dispositivo, permettendone così lo studio nelle condizioni più simili possibili a quelle di fabbricazione. |
| Descrizione sintetica in inglese | Ovonic and phase-change chalcogenides have extensively been studied in the last decade in view of their use in memory arrays and, recently, leading semiconductor companies have announced three-dimensional cross-point memories. The key point of these memories is represented by intimate property matching between a two-terminal selector and the controlled memory bit (1S1R architectures). To date, the simulations of the selector and memory bit have been carried on separately, so that the analysis of the reciprocal influence is missing. This project aims at developing a simulative tool that considers these two building blocks as part of the same device, thus enabling the simulation of realistic geometries close to those announced by manufacturers. |
| Data del bando | 02/02/2017 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - CENTRO RICERCA SISTEMI ELETTRONICI INGEGN.INF. E TELECOM."ERCOLE DE CASTRO" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| massimo.rudan@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 23/02/2017 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |