Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Caratterizzazione sperimentale e simulazione di transistori LDMOS per circuiti integrati di potenza |
|---|---|
| Titolo del progetto di ricerca in inglese | Experimental characterization and numerical simulation of LDMOS transistors for power ICs |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | Il progetto proposto riguarda lo studio di dispositivi MOSFET per applicazioni Smart Power di futura generazione. Verranno analizzate le principali caratteristiche elettriche e la safe-operating-area prima e dopo lo stress elettrico. Verrà effettuata un’analisi numerica del comportamento dei dispositivi proposti in regime di alte tensioni e correnti con l’obiettivo di chiarire tutti i principali meccanismi fisici fino ad alte tensioni di drain e gate. Verranno utilizzati i modelli di degrado disponibili negli strumenti TCAD e le caratterizzazioni di dispositivi di ultima generazione, con i quali si potranno determinare le principali differenze nelle curve di corrente-tensione prima e dopo lo stress elettrico e correlarle con la localizzazione del degrado nel dispositivo. Infine, verranno effettuate simulazioni della corrente di perdita di gate in condizioni di stress utilizzando il tool commerciale Sdevice di Synopsys. |
| Descrizione sintetica in inglese | In this project the high-voltage devices for next generation Smart-Power technology will be studied with respect to their major electrical characteristics and safe operating area before and after hot carrier stress. An extensive numerical investigation on the behavior of the proposed devices will be carried out, mainly focusing on the transistor operating in the high current–voltage regime, with the aim of clarifying the most relevant physical effects up to high drain and gate biases. The available TCAD models will be addressed along with characterization of state-of-the-art devices, which will be used to investigate the I-V curves in fresh and stressed conditions with the aim of extracting quantitative information on the localization of the HCS degradation within the device. Finally, the simulation of the gate current leakage in stressed conditions will be carried out by using SDevice by Synopsys. |
| Data del bando | 26/07/2018 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - CENTRO RICERCA SISTEMI ELETTRONICI INGEGN.INF. E TELECOM."ERCOLE DE CASTRO" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| susanna.reggiani@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | H2020 |
|---|
| Data di scadenza del bando | 27/08/2018 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |