Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Piattaforme Riconfigurabili Avanzate per unità a Bordo Treno |
|---|---|
| Titolo del progetto di ricerca in inglese | Advanced Reconfigurable Platforms for Onboard Train Units |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | Nell’ambito del progetto di collaborazione tra Rete Ferroviaria Italiana (RFI) e ARCES, una nuova attività di ricerca sarà condotta inerentemente al progetto e sviluppo di piattaforme basate su tecnologia FPGA SoC per applicazioni in ambito ferroviario. Gli obiettivi dell’attività includono: •Progettazione su FPGA SoC dell’architettura del sistema, che include sia logica riconfigurabile piuttosto che il sottosistema a processore programmabile via software, tale da soddisfare le specifiche funzionali relative all’applicazione. •Esplorazione dei nuovi strumenti di progettazione di alto livello per sfruttare in modo ottimale l’accelerazione HW e l’alto grado di parallelismo disponibile in sistemi a logica riconfigurabili. •Dimostrazione delle prestazioni e funzionalità ottenute su scheda di sviluppo di FPGA SoC. |
| Descrizione sintetica in inglese | In the framework of the collaboration between Rete Ferroviaria Italiana (RFI) and ARCES, a research activity will be conducted around the design and development of a high-performance HW platform based on FPGA-based SoC technology for railway applications. The goals of this activity include: •FPGA design of optimal system architectures, which include a combination between reconfigurable logic and the software-programmable processing subsystem, such as to guarantee the application-specific functional requirements. •Exploration of high-level synthesis design tools to provide HW acceleration to specific application modules, relying also on the high parallelization degree of FPGA logic. •Demonstration of the achieved performance and functionalities on FPGA SoC development board. |
| Data del bando | 28/09/2018 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - CENTRO RICERCA SISTEMI ELETTRONICI INGEGN.INF. E TELECOM."ERCOLE DE CASTRO" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| luca.benini@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 19/10/2018 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |