Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Near Sensor Processing Algorithms for Parallel Ultra Low power Architectures |
|---|---|
| Titolo del progetto di ricerca in inglese | Near Sensor Processing Algorithms for Parallel Ultra Low power Architectures |
| Campo principale della ricerca | Computer science |
| Sottocampo della ricerca | Computer architecture |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electrical engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | L'attività pianificata si concentrerà sullo sviluppo di algoritmi parallelizzati su misura per piattaforme di calcolo a bassa potenza a e basso consumo. In particolare, verranno sviluppate tecniche per ridurre l'utilizzo di memoria in modo da poter eseguire complessi algoritmi di elaborazione e classificazione dei dati dei sensori su microcontrollori (come STMicroelectonics STM32). L'attenzione sarà focalizzata sulle tecniche per la riduzione dei dati come l'analisi delle componenti principali, che può estrarre le informazioni più rilevanti da segnali complessi e multidimensionali. L'obiettivo sarà quello di dimostrare che questi algoritmi, tradizionalmente eseguiti su potenti piattaforme di elaborazione, possono essere "spremuti" per essere eseguiti su una piattaforma con risorse limitate come un microcontrollore e che la conseguente riduzione dei dati porta a un incremento generale dell'efficienza energetica grazie a l'uso più parsimonioso della comunicazione wireless. |
| Descrizione sintetica in inglese | The activity planned will focus on the development of parallelized algorithms tailored for low power near-sensor computing platforms. In particular, we will develop techniques to reduce memory footprint so as to be able to execute complex sensor data processing and classification algorithms on microcontroller-class devices (such as STMicroelectonics STM32). The focus will be on techniques for data reduction such as principal-component analysis, which can extract the most relevant information from complex, multidimensional signals. The goal will be to demonstrate that these algorithms, which are traditionally executed on powerful computing platforms can be “squeezed” to run on a resource-constrained platform as an MCU and that the resulting data reduction leads to an overall boost in energy efficiency thanks to the more parsimonious use of the wireless communication link |
| Data del bando | 28/09/2018 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - CENTRO RICERCA SISTEMI ELETTRONICI INGEGN.INF. E TELECOM."ERCOLE DE CASTRO" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| luca.benini@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 19/10/2018 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |