Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Progettazione di acceleratori in-memory computing per architetture many-core eterogenee |
|---|---|
| Titolo del progetto di ricerca in inglese | Design of In-memory computing accelerators for heterogeneous many-core architectures |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | L'obiettivo dell'attività di ricerca è lo sviluppo di concetti micro-architetturali e macro-architetturali e software relativi a sistemi sistolici scalabili a bassa potenza sia nel dominio ad alte prestazioni che in quello profondamente integrato che sfruttino dei canali di comunicazione wireless e calcolo eterogeneo. Questo è in linea con l'obiettivo del progetto Wiplash, ovvero sviluppare acceleratori paralleli con efficienza energetica e scalabilità migliorate sfruttando architetture multi-core eterogenee e concetti emergenti di plasticità wireless per la comunicazione on-chip ed off-chip. Gli argomenti principali che saranno studiati in questo lavoro sono: 1. Architetture multi-core scalabili attraverso canali di comunicazione wireless 3. Ottimizzazione hardware-software 4. Sviluppo di acceleratori per carichi computazionali convoluzionali |
| Descrizione sintetica in inglese | The goal of the research activity is to develop micro-architectural and macro-architectural and software concepts related to low-power many core heterogeneous systems exploiting in-package wireless communication and in-memory computing accelerators in both high-performance and deeply embedded domain. This is in line with the goal of the Wiplash project, i.e. to develop heterogeneous many-core systems exploiting wireless plasticity and in-memory computing accelerators for artificial intelligence workloads with improved power efficiency and scalability exploiting specialized multi-core architectures. The main topics that will be studied in this work are: 1. Scalable many-core architectures with wireless channels 2. Hardware-software optimization 3. In-memory computing accelerators for CNN workloads |
| Data del bando | 11/12/2019 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aricweb.unibo.it/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - DIPARTIMENTO DI INGEGNERIA DELL'ENERGIA ELETTRICA E DELL'INFORMAZIONE "GUGLIELMO MARCONI" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| barbara.diplacido@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | H2020 |
|---|
| Data di scadenza del bando | 15/01/2020 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |