Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Progettazione Hardware-software di architetture parallele per accelerazione di algoritmi di controllo basati su machine learning e predictive models |
|---|---|
| Titolo del progetto di ricerca in inglese | Hardware-software codesign for parallel architectures for machine learning and predictive model based control systems |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | Il contesto di questo lavoro è la crescente irrilevanza della Legge di Moore, che era basata sull’osservazione empirica che il numero di transistor che potrebbero essere messi su un chip allo stesso prezzo veniva raddoppiato ogni 18-24 mesi. Cio’ implica che i transistori CMOS devono essere sempre più piccoli, il che permette loro di funzionare più velocemente, anche se a temperature operative piu’ alte. In questo modo così le prestazioni aumentarono nel corso degli anni, ma anche le aspettative. Oggi, queste aspettative rimangono, ma le prestazioni dei processori si sono stabilizzate in termini di frequenza operativa, a causa dell’intollerabile aumento della densita’ di potenza dissipata. Questo porta alla ricerca di architetture con una maggiore efficienza energetica piuttosto che focalizzarsi esclusivamente su processori singoli più veloci. |
| Descrizione sintetica in inglese | The context of this work is the increasing irrelevance of Moore’s Law, which observed that the number of transistors that could be put on a chip at the same price doubled every 18 to 24 months. For more to fit they had to get smaller, which let them run faster, albeit hotter, so performance rose over the years — but so did expectations. Today, those expectations remain, but processor performance has plateaued. This leads to the search of new architectures with higher energy efficient that just faster single processors. |
| Data del bando | 25/01/2021 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://bandi.unibo.it/ricerca/assegni-ricerca |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://bandi.unibo.it/ricerca/assegni-ricerca |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://bandi.unibo.it/ricerca/assegni-ricerca |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - DIPARTIMENTO DI INGEGNERIA DELL'ENERGIA ELETTRICA E DELL'INFORMAZIONE "GUGLIELMO MARCONI" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| barbara.diplacido@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | H2020 |
|---|
| Data di scadenza del bando | 10/02/2021 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |