Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | METODOLOGIE DATA-DRIVEN PER LA GESTIONE DI APPLICAZIONI PARALLELE AD ALTE PRESTAZIONI SU ARCHITETTURE ETEROGENEE PER L’EDGE-COMPUTING |
|---|---|
| Titolo del progetto di ricerca in inglese | DATA-DRIVEN METHODOLOGIES FOR THE MANAGEMENT OF HIGH-PERFORMANCE PARALLEL APPLICATIONS ON HETEROGENEOUS ARCHITECTURES FOR EDGE-COMPUTING |
| G.S.D. | 09/IINF-05 - SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI |
| S.S.D | IINF-05/A - Sistemi di elaborazione delle informazioni |
| Descrizione sintetica in italiano | Le competenze richieste si articoleranno Prevalentemente sui due seguenti profili: Profilo-1: Connessione di FastFlow con DF-Thread: il ricercatore svilupperà metodologie per integrare FastFlow con DF-Threads, garantendo una comunicazione efficiente tra i modelli. Ottimizzerà le prestazioni e l'efficienza energetica su piattaforme eterogenee. Collaborerà con SmartMe per testare le metodologie in contesti reali e rilascerà strumenti open source per la comunità. Profilo-2: il ricercatore analizzerà le parti computazionalmente intensive per l'accelerazione su FPGA, svilupperà tecniche di mappatura efficiente per ottimizzare prestazioni e ridurre il consumo energetico, implementerà algoritmi e modelli di calcolo su FPGA, integrandoli nel framework del progetto. In entrambi i casi dovrà essere prodotta documentazione accurata del lavoro svolto onde garantirne la ripetibilità. |
| Descrizione sintetica in inglese | The required skills will mainly consist of the following two profiles: Profile-1: Connecting FastFlow with DF-Threads: The researcher will develop methodologies to integrate FastFlow with DF-Threads, ensuring efficient communication between models. It will optimize performance and power efficiency across heterogeneous platforms. It will collaborate with SmartMe to test the methodologies in real-world contexts and release open-source tools for the community. Profile-2: the researcher will analyze computationally intensive parts for acceleration on FPGA, develop efficient mapping techniques to optimize performance and reduce power consumption, implement algorithms and computation models on FPGA, integrating them into the project framework. In both cases, accurate documentation of the work carried out must be produced to ensure its repeatability |
| Data del bando | 16/07/2024 |
| Numero di assegnazioni per anno | 2 |
| Paesi in cui può essere condotta la ricerca |
OTHER |
| Paesi di residenza dei candidati |
OTHER |
| Nazionalità dei candidati |
OTHER |
| Sito web del bando | http://www.unisi.it/ateneo/concorsi |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|
| Nome dell'Ente finanziatore | Università degli Studi di Siena |
|---|---|
| Tipologia dell'Ente | Academic |
| Paese dell'Ente | Italy |
| Città | SIENA |
| Sito web | http://www.unisi.it |
| amministrazione.diism@unisi.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 19/08/2024 |
|---|