Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Gerarchie di memorie low power e thermal aware per sistemi multicore |
|---|---|
| Titolo del progetto di ricerca in inglese | Low power and thermal aware memory system for multi-core platform |
| Campo principale della ricerca | Engineering |
| Sottocampo della ricerca | Electronic engineering |
| Settore Concorsuale | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | - |
| Descrizione sintetica in italiano | Il principale obiettivo scientifico del piano formativo è in primo luogo quello di sviluppare la conoscenza e lo studio di tecniche per la progettazione hardware software di politiche di resource management per Multi-processor systems on chip. L’evoluzione dei sistemi elettronici richiede, giorno dopo giorno, vincoli sempre piu stringenti per quanto riguarda capacita di elaborazione e consumo di potenza. Con l’avvento delle tecnologie di integrazione verticale, è stato abbattuto il cosidetto “memory wall”, aprendo però la strada a nuove sfide molto competitive. Infatti, l’intensa densità di potenza dei dispositivi 3D, si traduce profili termici elevati, che producono effetti indesiderati, come aumento delle leakage, scarsa affidabilità, basse performance e acceleramento dei processi di invecchiamento. Per tenere sotto controllo questi effetti, il controllore della memoria deve gestire in traffico da e verso la memoria in modo da garantire i vincoli sulla latenza, banda e potenza. |
| Descrizione sintetica in inglese | The main scientific goal of this research plan is to develop the knowledge and study of techniques for hardware design software (computer aided) policies for resource management for multi-processor systems on chip. The evolution of electronic systems requires, day after day, more and more stringent constraints with regard MIPS per Watts. With the advent of 3D technologies, the so-called “memory wall” issues have been tackled, and new challenges have been introduced. In fact, the intense power density of 3D devices, implies high temperature spots, which produce undesirable effects such as increased leakage, poor reliability, low performance and aging speedup. To control these effects, the memory controller must manage traffic to/from the memory in order to guarantee the constraints on latency, bandwidth and power. In addition to energy savings policies, the controller must make the best use of resources, avoiding any waste of bandwidth, and allocating traffic in the most efficient way. |
| Data del bando | 18/12/2012 |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | https://www.aric.unibo.it/AssegniRicerca/BandiPubblicati/zz_Bandi_din.aspx |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Criteri di selezione in italiano (breve descrizione) | il bando e la modulistica per partecipare alla procedura di valutazione comparativa sono disponibili all'indirizzo: https://www.aric.unibo.it/AssegniRicerca/BandiPubblicati/zz_Bandi_din.aspx |
| Criteri di selezione in inglese (breve descrizione) | to apply for research grants fill out the form available at the following address: https://www.aric.unibo.it/AssegniRicerca/BandiPubblicati/zz_Bandi_din.aspx |
| Nome dell'Ente finanziatore | ALMA MATER STUDIORUM - UNIVERSITA' DI BOLOGNA - - DIPARTIMENTO DI INGEGNERIA DELL'ENERGIA ELETTRICA E DELL'INFORMAZIONE "GUGLIELMO MARCONI" |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Bologna |
| Sito web | http://www.unibo.it |
| a.villa@unibo.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | Fp7/Ideas-ERC |
|---|
| Data di scadenza del bando | 15/01/2013 - alle ore 00:00 |
|---|---|
| Come candidarsi | Other |